d4e29a42aabe2437fca6cfeeb07acd7a

Микросхема SN74HC164D, ИР8

26,46 руб.

x 26,46 = 26,46
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №110-12 дней26,46руб.24,61руб.23,81руб.23,28руб.21,70руб.21,17руб.20,64руб.19,05руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №25-7 дней47,89руб.43,92руб.43,13руб.42,07руб.39,16руб.38,37руб.37,31руб.33,60руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №35 дней61,92руб.57,15руб.55,83руб.54,51руб.50,80руб.49,48руб.48,42руб.43,39руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №47-10 дней31,75руб.29,11руб.28,58руб.27,78руб.25,93руб.25,40руб.24,61руб.22,23руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №55 дней61,12руб.56,36руб.55,04руб.53,71руб.52,13руб.50,27руб.47,63руб.42,87руб.

Характеристики

SN74HC164D, ИР8The SN74HC164D is a 8-bit parallel-out serial Shift Register features AND-gated serial inputs and an asynchronous clear (CLR) input. The gated serial (A and B) inputs permit complete control over incoming data, a low at either input inhibits entry of the new data and resets the first flip-flop to the low level at the next clock (CLK) pulse. A high-level input enables the other input, which then determines the state of the first flip-flop. Data at the serial inputs can be changed while CLK is high or low, provided the minimum set-up time requirements are met. clocking occurs on the low-to-high-level transition of CLK.

• Outputs can drive up to 10 LSTTL loads
• 80µA Maximum low power consumption
• Typical tpd = 20ns
• ±4mA Output drive at 5V
• 1µA Maximum low input current
• AND-gated (enable/disable) serial inputs
• Fully buffered clock and serial inputs
• Direct clear
• Green product and no Sb/Br

Микросхемы / Логические микросхемы / Микросхемы ТТЛ (серия 74)
Корпус: 14-SOIC, инфо: Логический элемент ТТЛ сдвиговый регистр 8 бит 14SOIC КМОП кристалл, примечание: ИР8