b569065b49f1b74a5c51ef3a8332b3a9

Микросхема SN74ALS273N, DIP20 0/+70 C

15,68 руб.

x 15,68 = 15,68
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №110-12 дней15,68руб.14,58руб.14,11руб.13,80руб.12,86руб.12,54руб.12,23руб.11,29руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №25-7 дней28,38руб.26,03руб.25,56руб.24,93руб.23,21руб.22,74руб.22,11руб.19,91руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №35 дней36,69руб.33,87руб.33,08руб.32,30руб.30,11руб.29,32руб.28,69руб.25,72руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №47-10 дней18,82руб.17,25руб.16,93руб.16,46руб.15,37руб.15,05руб.14,58руб.13,17руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №55 дней36,22руб.33,40руб.32,61руб.31,83руб.30,89руб.29,79руб.28,22руб.25,40руб.

Характеристики

SN74ALS273N, DIP20 0/+70 CThe SN74ALS273N is an octal positive-edge-triggered D-type Flip-flop with clear and single-rail outputs. It utilizes TTL circuitry to implement D-type flip-flop logic with a direct-clear (CLR) input. Information at the data (D) inputs meeting the setup-time requirements is transferred to the Q outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a particular voltage level and is not directly related to the transition time of the positive-going pulse. When CLK is at either the high or low level, the D input signal has no effect at the output.

• Buffered clock and direct-clear inputs
• Individual data input to each flip-flop